EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER PUBLICATION DATE

07106285 21-04-95

APPLICATION DATE APPLICATION NUMBER

: 08-10-93 : 05277793

APPLICANT:

OKI ELECTRIC IND'CO LTD;

INVENTOR

TOMINAGA YUKIHIRO;


INT.CL.


H01L 21/301

TITLE

MANUFACTURE OF

SEMICONDUCTOR DEVICE





ABSTRACT :

PURPOSE: To prevent crack and break of a wafer when the water is divided into individual chips.

CONSTITUTION: In the semiconductor manufacturing method for dividing a wafer 1, on one surface of which streets 2 are formed, into individual chips 5, dicing trenches 3 having

a specified depth are formed along the streets on the one surface of the wafer 1. Next the other surface of the wafer 1 is ground, and the wafer 1 is divided into individual chips 5

while applying the previously formed dicing trenches 3 to boundaries.

COPYRIGHT: (C)1995,JPO

This Page Blank (uspto)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-106285

(43)公開日 · 平成7年(1995) 4月21日


(51) Int.Cl. ⁶ H 0 1 L 21/301		庁内整理番号	FI	技術表示箇所	
	•		H01L	21/ 78 Q	
				L	
				M	
				Y	
			審査請求	未請求 請求項の数1 FD (全 6 頁)	
(21)出願番号	特顧平5-277793		(71)出願人	000000295	
				沖電気工業株式会社	
(22)出願日	平成5年(1993)10月	8 🗄		東京都港区虎ノ門1丁目7番12号	
			(72)発明者	富永 之▲廣▼	
				東京都港区虎ノ門1丁目7番12号 沖電気	
	· ,			工業株式会社内	
		• •	(74)代理人	中理十 松悠 扇則	

(54)【発明の名称】 半導体製造方法

(57)【要約】

【目的】 ウエハを個々のチップに分割するに際して、 ウエハの割れや欠けを防止することができる半導体製造 方法を提供する。

【構成】 一方の面にストリート2が形成されたウエハ1を個々のチップ5に分割するための半導体製造方法において、先ず、ストリート2に沿ってウエハ1の一方の面に所定深さの切滯3を形成し、次いで、ウエハ1の他方の面を研削して、先に形成した切滯3を境にウエハ1を個々のチップ5に分割する。



本於明の第1実施例を説明する図

1

【特許請求の範囲】

【請求項1】 一方の面にチップ間を仕切るストリート が形成されたウエハを個々のチップに分割するための半 導体製造方法において、

先ず、前記ストリートに沿って前記ウエハの一方の面に 所定深さの切漕を形成し、

次いで、前記ウエハの他方の面を研削して、前記切溝を 境に前記ウエハを個々のチップに分割することを特徴と する半導体製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ウエハを個々のチップ に分割するための半導体製造方法に関するものである。

[0002]

【従来の技術】一般に、ウエハプロセスでは、主に直径 6インチ (約15cm) および8インチ (約20cm) のウエハを使用する。そして、ウエハプロセスに必要な 強度や剛性、さらには取扱いやすさなどの面から、ウエ ハ厚は625 μ mもしくは725 μ m程度のものを多く 使用する。ところで、LSIの機能としては、チップ表 20 面の数μmを活用するだけなので、ウエハプロセス完了 後はパッケージ形態に合わせてウエハを薄くする。特 に、近年においては、電子機器の軽薄短小化指向に伴 い、パッケージの薄型化、そしてウエハの薄型化が進ん でいる。

【0003】図4は従来のウエハプロセス完了後におけ る半導体製造方法を説明する図である。図4 (a) は、 ウエハプロセス完了時の状態を示しており、この状態で はウエハ31の表面(チップ形成面)にチップ(不図 示) 間を仕切るストリート32が形成されている。この 30 ストリート32はウエハ31の表面に格子状に形成され ている。このウエハ31を個々のチップに分割する場 合、従来では、先ず図4(b)に示すように、ウエハ3 1の表面に保護テープ33を貼り付けてLSI回路を保 護し、この状態でウエハ31の裏面を研削して、ウエハ 1の厚さを最終的なチップの仕上げ厚とする。

【0004】次いで、図4(c)に示すように、ウエハ 31の表面から保護テープ33を剥がし、今度はウエハ 31の裏面にウエハシート34を貼り付ける。さらに、 図示せぬダイヤモンドブレードを高速回転させて回転研 40 削を行い、ウエハ上のストリート32に沿って切滯35 を形成する。このとき、ダイヤモンドプレードはウエハ シート34に到達する深さで切り込まれ、これによって ウエハ31は切溝35を境に個々のチップ36に分割さ

【0005】さらに、分割したチップ36をトレーに移 し変える場合は、図4(d)に示すように、ウエハシー ト34を図示せぬエキスパンダ装置で円周方向に引き延 ばし、チップ36同士の問隔を拡げる。続いて、図4

カー37でチップ36を突き上げ、これをコレット38 で吸着保持してウエハシート34から剥離する。その 後、コレット38を移動してチップ36を図示せぬトレ 一に移載する。

2

[0006]

【発明が解決しようとする課題】しかしながら上記従来 の半導体製造方法においては、ウエハ31の裏面を研削 して最終的なチップ36の仕上げ厚に加工したのち、ス トリート32に沿って切溝35を形成し、ウエハ31を 10 個々のチップ36に分割していたので、ウエハ厚が薄く なることでウエハ自体の強度や剛性や低下し、裏面研削 後のウエハ搬送や電気的特性測定時、さらにはウエハシ ート34の接着時において、ウエハの割れや欠けが発生 するという問題があった。

【0007】本発明は、上記問題を解決するためになさ れたもので、ウエハを個々のチップに分割するに際し て、ウエハの割れや欠けを防止することができる半導体 製造方法を提供することを目的とする。

[00008]

【課題を解決するための手段】本発明は、上記目的を達 成するためになされたもので、一方の面にチップ間を仕 切るストリートが形成されたウエハを個々のチップに分 割するための半導体製造方法において、先ず、上記スト リートに沿ってウエハの一方の面に所定深さの切滯を形 成し、次いで、ウエハの他方の面を研削して、先に形成 した切構を境にウエハを個々のチップに分割するように したものである。

[0009]

【作用】本発明の半導体製造方法においては、ウエハの 一方の面 (チップ形成面) に切滯を形成したのち、ウエ ハの他方の面を研削して、切構を境にウエハを個々のチ ップに分割するため、ウエハを分割する直前までウエハ がウエハプロセス完了時の厚さのままで取り扱われるこ とから、ウエハ搬送時や電気的特性測定時におけるウエ ハ自体の強度や剛性が十分に確保され、これによりウエ ハの割れや欠けが防止される。

[0010]

【実施例】以下、本発明の実施例について図面を参照し ながら詳細に説明する。図1は本発明に係わる半導体製 造方法の第1実施例を説明する図である。図1 (a) は、ウエハプロセス完了時の状態を示しており、この状 態ではウエハ1の表面 (チップ形成面) にチップ (不図 示) 間を仕切る平面格子状のストリート2が形成されて いる。このウエハ1を個々のチップに分割する場合、本 第1実施例では、先ず図1 (b) に示すように、ウエハ 1上のストリート2に沿って切溝3を形成する。切溝3 の形成方法としては、ダイヤモンドブレード法、レーザ スクライブ法、ダイヤモンドポイントスクライブ法とい った3つの方法が考えられるが、本実施例では最もポピ (e) に示すように、ウエハシート34の下方からピッ 50 ュラーなダイヤモンドプレード法を用いて、貸わば準ハ

ーフカット方式でウエハ1に切牌3を形成した。また、 ウエハ1に対するダイヤモンドブレードの切り込み量 を、最終的なチップの仕上げ厚よりも大きく設定して、 チップ表面からの切滯3の深さ寸法をチップ仕上げ厚よ りも若干大きめにした。

【0011】次いで、図1(c)に示すように、ウエハ 1の表面に樹脂を素材とした保護テープ4を貼り付け る。保護テープ4の貼り付けは、例えばゴムローラ方式 を用いた図示せぬ保護テープ貼り機によって行う。

【0012】 続いて、図1 (d) に示すように、ウエハ 10 1の裏面を図示せぬパックグラインダで研削し、これに より切構3を境にウエハ1を個々のチップ5に分割す る。

【0013】ここで、裏面研削によって分割されるチッ ブ5の固定状態は、保護テープ4との接着だけで保持さ れるため、保護テープ4としては接着力の強いものを選 定した方が好ましい。加えて、保護テープ4の選定にあ たっては、分割後に保護テープ4からチップ5を剥離さ せることを考慮し、紫外線照射により接着剤が硬化して テープ自体の接着力が低下するものが好ましい。

【0014】さらに、ウエハ1から分割したチップ5を トレーに移し変える場合は、図1(e)に示すように、 保護テープ4の上方からピッカー6を突いてチップ5を 押し下げる。このとき、チップ5の下方には、チップ5 の配列に対応した複数の収納部7を有するトレー8を配 置しておき、収納部7の中央部に明けた孔9を通してコ レット10を突き上げる。これにより、ピッカー6で押 し下げたチップ5の裏面に、下方から突き上げたコレッ ト10の先端を当接させてチップ5を吸着保持し、この 状態からコレット10を引き戻して保護テープ4からチ 30 ップ5を剥離する。

【0015】続いて、チップ5の裏面がトレー8の収納 部7に収まる寸前にコレット10の真空吸着を解除し、 さらにコレット10をトレー8の下方に退避させること で、チップ5をトレー8の収納部7に移載する。以降 は、保護テープ4とトレー8とが同一ピッチで移動する 度に、上記同様のピックアップ動作を繰り返して、保護 テープ4に貼着したチップ5を次々にトレー8の収納部 7に移載していく。

【0016】このように本第1実施例の半導体製造方法 においては、ストリート2に沿ってウエハ1の表面に切 滯3を形成したのち、ウエハ1の裏面を研削して、切滯 3を境にウエハ1を個々のチップ5に分割するため、ウ エハ1が個々のチップ5に分割される直前までウエハ1 がウエハプロセス完了時の厚さのままで取り扱われるた め、ウエハプロセス完了後のウエハ搬送時や電気的特性 測定時におけるウエハ自体の強度ならびに剛性が十分に 確保され、これによってウエハの割れや欠けが防止され

をトレー8に移載する場合、チップ5の裏面をコレット 10で吸着保持して、そのままコレット10を下降させ ることでチップ5をトレー8に移載できるため、従来の ようにチップを吸着保持したコレットを水平移動させて トレーに移載する場合に比べてチップの移載手順が簡略 化され、ウエハ1から分割したチップ5を効率良くトレ -8に移載できるようになる。

【0018】図2は本発明に係わる半導体製造方法の第 2 実施例を説明する図である。図2 (a) は、ウエハブ ロセス完了時の状態を示しており、この状態ではウエハ 1の表面 (チップ形成面) にチップ (不図示) 間を仕切 る平面格子状のストリート2が形成されている。このウ エハ1を個々のチップに分割する場合は、先ず図2

(b) に示すように、ウエハ1上のストリート2に沿っ て所定深さの切構3を形成する。ここまでは上記第1実 施例の場合と同様である。

【0019】続いて、本第2実施例では、図2(c)に 示すように、ウエハ1の表面に加熱液状化したコート材 11を例えばスピンコート方式によって塗布し、ウエハ 表面をコート材11で被覆するともに、先に形成した切 灣3にコート材11を充填する。その後、ウエハ表面に 塗布されたコート材11は自然冷却または強制冷却によ って固化する。ちなみに、コート材11を塗布する前 に、予めウエハ1をコート材11と同程度の温度に加熱 しておくと、スピンコートの均一性が高まって好適であ

【0020】次いで、図2(d) に示すように、ウエハ 1の表面にコート材11を介して保護テープ4を貼り付 け、この状態からウエハ1の裏面をパックグラインダ (不図示) により研削することで、切滑3を境にウエハ 1を個々のチップ5に分割する。

【0021】さらに、ウエハ1から分割したチップ5を トレーに移し変える場合は、図2 (e) に示すように、 保護テープ4の上方からピッカー6を突いてチップ5を 押し下げ、これを下方から突き上げたコレット10で吸 着保持して、そのままトレー8の収納部7に移載する。 チップの移載方法については上記第1実施例の場合とほ ぼ同様である。

【0022】このように本第2実施例の半導体製造方法 においては、ストリート2に沿ってウエハ1の表面に切 **湾3を形成したのち、ウエハ1の裏面を研削して、切滯** 3を境にウエハ1を個々のチップ5に分割するため、上 記第1実施例と同様に、ウエハプロセス完了後のウエハ 搬送時や電気的特性測定時におけるウエハ自体の強度な らびに剛性が十分に確保されることから、従来のような ウエハの割れや欠けが防止される。

【0023】また本第2実施例では、チップ分割用の切 滑3を形成したのち、ウエハ1の表面に塗布したコート 材11で切滯3を埋め込み、この状態から保護テープ4 $[0\ 0\ 1\ 7]$ また本第1実施例では、分割したチップ 5 50 を貼り付けてウエハ1の裏面を研削するようにしたの

5

で、裏面研削の途中で分割されるチップ5の固定状態が、切簿3に埋め込まれたコート材11によって安定したものとなり、これによって裏面研削時のチップ5の微動に伴うクラックの発生が未然に防止される。

【0024】さらに本第2実施例においても、上記第1 実施例と同様の手順でチップ5をトレー8に移載できる ため、従来に比べてチップの移載手順が簡略化され、ウ エハ1から分割したチップ5を効率良くトレー8に移載 できるようになる。

【0025】図3は本発明に係わる半導体製造方法の第 103 実施例を説明する図である。図3(a)は、ウエハブロセス完了時の状態を示しており、この状態ではウエハ1の表面(チップ形成面)にチップ(不図示)間を仕切る平面格子状のストリート2が形成されている。このウエハ1を個々のチップに分割する場合は、先ず図3

(b) に示すように、ウエハ1上のストリート2に沿って所定深さの切溝3を形成し、その後、ウエハ1の表面に保護テーブ4を貼り付けた状態でウエハ1の裏面を研削し、ウエハ1の厚さを最終的なチップの仕上げ厚とする。ここで、本第3実施例の場合は、ウエハ1に対するダイヤモンドブレードの切り込み量を、最終的なチップの仕上げ厚よりも小さく設定して、チップ表面からの切溝3の深さ寸法をチップ仕上げ厚よりも若干小さめにしている。

【0026】次いで、図3(c)に示すように、ウエハ1の裏面にウエハシート12を貼り付けて、ウエハ1の表裏面を保護テープ4とウエハシート12とで被覆する。続いて、ローラープレイク法等によりウエハ1全体に機械的な曲げ応力を与えることで、ウエハ1の結晶は沿ったクラック1aを発生させ、これにより図3(d)に示すように切溝3を境にウエハ1を個々のチップ5に分割する。以降は、図3(e)に示すように、チップ5の表面から保護テープ4を剥離したのち、ウエハシート12を円周方向に引き延ばしてチップ5同士の間隔を拡げ、図示せぬコレットでチップ5を一個ずつトレー(不図示)に移載する。

【0027】このように本第3実施例の半導体製造方法 においては、ストリート2に沿ってウエハ1の表面に切 滯3を形成したのち、ウエハ1の裏面を研削し、さらにウエハ1全体に機械的な曲げ応力を与えて、切滯3を境にウエハ1を個々のチップ5に分割するため、上記第1 実施例および第2 実施例と同様に、ウエハプロセス完了後のウエハ搬送時や電気的特性測定時におけるウエハ自体の強度ならびに剛性が十分に確保されることから、従来のようなウエハの割れや欠けが防止される。

【0028】また本第3実施例では、ウエハ1の裏面を研削してウエハ厚を最終的なチップ仕上げ厚に加工した状態(図3(c)の状態)でも、未だウエハ1は完全に分割されておらず、その後の機械的な曲げ応力の付与によって分割されるため、非常に安定した固定状態のもとでウエハ1の裏面を研削することができる。

[0029]

【発明の効果】以上説明したように、本発明の半導体製造方法によれば、ウエハを分割する直前までウエハがウエハプロセス完了時の厚さのままで取り扱われることから、ウエハ搬送時や電気的特性測定時におけるウエハ自体の強度や剛性が十分に確保されるため、ウエハを個々のチップに分割する際のウエハの割れや欠けを防止することが可能となる。このことは、特にICカードに代表されるようなチップ仕上げ厚が200μm程度以下の装型ウエハや、直径が8インチ以上の大型ウエハなどを取り扱う場合などにきわめて有効である。

【図面の簡単な説明】


【図1】本発明に係わる半導体製造方法の第1実施例を 説明する図である。


【図2】本発明に係わる半導体製造方法の第2実施例を 説明する図である。

30 【図3】本発明に係わる半導体製造方法の第3実施例を 説明する図である。

【図4】従来の半導体製造方法を説明する図である。 【符号の説明】

- 1 ウエハ
- 2 ストリート
- 3 切滯
- 5 チップ






本発明の第2条施例を説明する図。

(6)

特開平7-106285



[JP,07-106285,A]

Claim(s)]

[Claim 1] The semi-conductor manufacture approach which forms the cut groove of the predetermined depth in one field of said wafer along said street, subsequently carries out grinding of the field of another side of said wafer first in the semi-conductor manufacture approach for dividing into each chip the wafer with which the street which divides into one field between chips was formed, and is characterized by dividing said wafer into each chip bordering on said cut groove.

[Translation done.]

DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[Industrial Application] This invention relates to the semi-conductor manufacture approach for dividing a wafer into each chip. [0002]

[Description of the Prior Art] Generally, in a wafer process, the diameter of 6 inches (about 15cm) and a 8 inches (about 20cm) wafer are mainly used. And wafer thickness uses many things (625 micrometers or about 725 micrometers) for reinforcement and rigidity required for a wafer process, and a pan from the field of the ease of dealing with it etc. By the way, as a function of LSI, since several micrometers on the front face of a chip are only utilized, after wafer process completion makes a wafer thin according to a package gestalt. Especially, in recent years, thin-shape-izing of a package and thin shape-ization of a wafer are progressing with small and light-ized orientation of electronic equipment.

[0003] <u>Drawing 4</u> is drawing explaining the semi-conductor manufacture approach after the conventional wafer process completion. <u>Drawing 4</u> (a) shows the condition at the time of wafer process completion, and the street 32 which divides into the front face (chip forming face) of a wafer 31 between chips (un-illustrating) is formed in this condition. This street 32 is formed in the front face of a wafer 31 in the shape of a grid. By the former, when you divide this wafer 31 into each chip, as first shown in <u>drawing 4</u> (b), masking tape 33 is stuck on the front face of a wafer 31, and an LSI circuit is protected, carry out grinding of the rear face of a wafer 31 in this condition, and let thickness of a wafer 1 be the finishing thickness of a final chip.

[0004] Subsequently, as shown in <u>drawing 4</u> (c), masking tape 33 is removed from the front face of a wafer 31, and the wafer sheet 34 is shortly stuck on the rear face of a wafer 31. Furthermore, high-speed rotation of the diamond blade which is not illustrated is carried out, rotation grinding is performed, and a cut groove 35 is formed along the street 32 on a wafer. At this time, a diamond blade is deeply cut in the depth which reaches the wafer sheet 34, and a wafer 31 is divided into each chip 36 by this bordering on a cut groove 35. [0005] Furthermore, when moving and changing the divided chip 36 into a tray, as shown in <u>drawing 4</u> (d), the expander equipment which does not illustrate the wafer sheet 34 extends to a circumferencial direction, and spacing of chip 36 comrades is extended. Then, as shown in drawing 4 (e), a chip 36 is thrust up by the picker 37 from the lower part of the wafer sheet

					4	
				,		
(L)						
				· ·		
					•	
	÷				÷ ;	
			, (1)			
		· · · · · · · · · · · · · · · · · · ·				
		. •	•			
				· ·		
•				7,		
€						
		, .			ä	
		**************************************		2		

34, adsorption maintenance of this is carried out by the collet 38, and it exfoliates from the wafer sheet 34. Then, it transfers to the tray which moves a collet 38 and does not illustrate a chip 36.

[0006]

[Problem(s) to be Solved by the Invention] However, it sets to the above-mentioned conventional semi-conductor manufacture approach. Since the cut groove 35 was formed along the street 32 and the wafer 31 was divided into each chip 36 after carrying out grinding of the rear face of a wafer 31 and processing it into the finishing thickness of the final chip 36 It fell and there were reinforcement of the wafer itself, rigidity, and a problem that the crack and chip of a wafer occurred further at the time of adhesion of the wafer sheet 34, at the time of wafer conveyance and electrical-characteristics measurement after rear-face grinding because wafer thickness becomes thin.

[0007] This invention was made in order to solve the above-mentioned problem, it is faced dividing a wafer into each chip, and aims at offering the semi-conductor manufacture approach that the crack and chip of a wafer can be prevented.

[0008]

[Means for Solving the Problem] In the semi-conductor manufacture approach for dividing into each chip the wafer with which the street which was made in order that this invention might attain the above-mentioned purpose, and divides into one field between chips was formed First, the cut groove of the predetermined depth is formed in one field of a wafer along the above-mentioned street, subsequently, grinding of the field of another side of a wafer is carried out, and a wafer is divided into each chip bordering on the cut groove formed previously.

[0009]

[Function] After forming a cut groove in one field (chip forming face) of a wafer, in order to carry out grinding of the field of another side of a wafer and to divide a wafer into each chip bordering on a cut groove in the semi-conductor manufacture approach of this invention, Since a wafer is dealt with with the thickness at the time of wafer process completion until just before dividing a wafer, the reinforcement of the wafer itself and rigidity at the time of wafer conveyance and electrical-characteristics measurement are fully secured, and, thereby, the crack and chip of a wafer are prevented.

[Example] Hereafter, it explains to a detail, referring to a drawing about the example of this invention. Drawing 1 is drawing explaining the 1st example of the semi-conductor manufacture approach concerning this invention. Drawing 1 (a) shows the condition at the time of wafer process completion, and the street 2 of the shape of plane grating which divides into the front face (chip forming face) of a wafer 1 between chips (un-illustrating) is formed in this condition. When dividing this wafer 1 into each chip, as first shown in drawing 1 (b), in the **** 1 example, a cut groove 3 is formed along the street 2 on a wafer 1. Although three approaches, such as the diamond blade method, the laser scribe method, and the diamond-point scribe method, could be considered as the formation approach of a cut groove 3, so to speak in this example, the cut groove 3 was formed in the wafer 1 by the semi- half cutting method using the most popular diamond blade method. Moreover, the amount of slitting of the diamond blade to a wafer 1 was set up more greatly than the finishing thickness of a final chip, and the depth dimension of the cut groove 3 from a chip front face was enlarged slightly a little rather than chip finishing thickness.

[0011] Subsequently, as shown in <u>drawing 1</u> (c), the masking tape 4 made from resin is stuck on the front face of a wafer 1. The wafer protection tape applicator which used for example, the rubber roller method and which is not illustrated performs attachment of masking tape 4. [0012] Then, as shown in <u>drawing 1</u> (d), grinding is carried out with the back grinder which does not illustrate the rear face of a wafer 1, and this divides a wafer 1 into each chip 5 bordering on a cut groove 3.

[0013] It is more desirable to select the strong thing of adhesive strength as masking tape 4, since the fixed condition of the chip 5 divided by rear-face grinding is held only by adhesion

					•
٥					2
		,			
			•		
	V.,				
÷.					
				4	

with masking tape 4 here. In addition, that to which adhesives harden by UV irradiation and the adhesive strength of the tape itself falls after division in selection of masking tape 4 in consideration of making a chip 5 exfoliate from masking tape 4 is desirable.

[0014] Furthermore, when moving and changing into a tray the chip 5 divided from the wafer 1, as shown in <u>drawing 1</u> (e), a picker 6 is poked from Kamigata of masking tape 4, and a chip 5 is depressed. At this time, the tray 8 which has two or more stowages 7 corresponding to the array of a chip 5 under the chip 5 is arranged, and a collet 10 is thrust up through the hole 9 which ended in the center section of the stowage 7. Thereby, at the rear face of the chip 5 depressed by the picker 6, the tip of the collet 10 thrust up from the lower part is made to contact, adsorption maintenance of the chip 5 is carried out, a collet 10 is pulled back from this condition, and a chip 5 is exfoliated from masking tape 4 at it.

[0015] Then, just before the rear face of a chip 5 is settled in the stowage 7 of a tray 8, vacuum adsorption of a collet 10 is canceled, and a chip 5 is transferred to the stowage 7 of a tray 8 by evacuating a collet 10 under the tray 8 further. The pickup actuation same whenever masking tape 4 and a tray 8 move in the same pitch henceforth as the above is repeated, and the chip 5 stuck on masking tape 4 is transferred to the stowage 7 of a tray 8 one after another.

[0016] Thus, it sets to the semi-conductor manufacture approach of **** 1 example. After forming a cut groove 3 in the front face of a wafer 1 along a street 2, in order to carry out grinding of the rear face of a wafer 1 and to divide a wafer 1 into each chip 5 bordering on a cut groove 3, Since a wafer 1 is dealt with with the thickness at the time of wafer process completion until just before a wafer 1 is divided into each chip 5, The reinforcement of the wafer itself and rigidity at the time of wafer conveyance after wafer process completion and electrical-characteristics measurement are fully secured, and the crack and chip of a wafer are prevented by this.

[0017] Moreover, since a chip 5 can be transferred to a tray 8 by carrying out adsorption maintenance of the rear face of a chip 5 by the collet 10, and dropping a collet 10 as it is when transferring the divided chip 5 to a tray 8 in the **** 1 example, The transfer procedure of a chip is simplified compared with the case where carry out horizontal migration of the collet which carried out adsorption maintenance of the chip like before, and it transfers to a tray, and the chip 5 divided from the wafer 1 can be efficiently transferred now to a tray 8.

[0018] Drawing 2 is drawing explaining the 2nd example of the semi-conductor manufacture approach concerning this invention. Drawing 2 (a) shows the condition at the time of wafer process completion, and the street 2 of the shape of plane grating which divides into the front face (chip forming face) of a wafer 1 between chips (un-illustrating) is formed in this condition. When dividing this wafer 1 into each chip, as first shown in drawing 2 (b), the cut groove 3 of the predetermined depth is formed along the street 2 on a wafer 1. It is the same as that of the case of the 1st example of the above so far.

[0019] Then, as shown in <u>drawing 2</u> (c), on the front face of a wafer 1, it applies with a spin coat method and the coat material 11 is both filled up with **** 2 example into the cut groove 3 which covers a wafer front face with the coat material 11 and which was formed previously for the coat material 11 which carried out heating liquefaction. Then, the coat material 11 applied to the wafer front face is solidified with natural air cooling or forced cooling. If the wafer 1 is incidentally beforehand heated to temperature comparable as the coat material 11 before applying the coat material 11, the homogeneity of a spin coat rises and is suitable. [0020] Subsequently, as shown in <u>drawing 2</u> (d), masking tape 4 is stuck on the front face of a wafer 1 through the coat material 11, and a wafer 1 is divided into each chip 5 bordering on a cut groove 3 by carrying out grinding of the rear face of a wafer 1 with a back grinder (unillustrating) from this condition.

[0021] Furthermore, when moving and changing into a tray the chip 5 divided from the wafer 1, as shown in <u>drawing 2</u> (e), a picker 6 is poked from Kamigata of masking tape 4, a chip 5 is depressed, adsorption maintenance is carried out by the collet 10 which thrust this up from the lower part, and it transfers to the stowage 7 of a tray 8 as it is. About the transfer approach of a chip, it is the same as that of the case of the 1st example of the above almost.



[0022] Thus, it sets to the semi-conductor manufacture approach of **** 2 example. After forming a cut groove 3 in the front face of a wafer 1 along a street 2, in order to carry out grinding of the rear face of a wafer 1 and to divide a wafer 1 into each chip 5 bordering on a cut groove 3, Like the 1st example of the above, since the reinforcement of the wafer itself and rigidity at the time of wafer conveyance after wafer process completion and electrical-characteristics measurement are fully secured, the crack and chip of a wafer like before are prevented.

[0023] Moreover, since a cut groove 3 is embedded by the coat material 11 applied to the front face of a wafer 1, masking tape 4 is stuck from this condition and it was made to carry out grinding of the rear face of a wafer 1 in the **** 2 example after forming the cut groove 3 for chip division The fixed condition of the chip 5 divided in the middle of rear-face grinding becomes what was stabilized by the coat material 11 embedded at the cut groove 3, and generating of the crack accompanying jogging of the chip 5 at the time of rear-face grinding is beforehand prevented by this.

[0024] Furthermore, since a chip 5 is transferable to a tray 8 also in **** 2 example with the same procedure as the 1st example of the above, the transfer procedure of a chip is simplified compared with the former, and the chip 5 divided from the wafer 1 can be efficiently transferred to a tray 8.

[0025] Drawing 3 is drawing explaining the 3rd example of the semi-conductor manufacture approach concerning this invention. Drawing 3 (a) shows the condition at the time of wafer process completion, and the street 2 of the shape of plane grating which divides into the front face (chip forming face) of a wafer 1 between chips (un-illustrating) is formed in this condition. When you divide this wafer 1 into each chip, as first shown in drawing 3 (b), the cut groove 3 of the predetermined depth is formed along the street 2 on a wafer 1, and where masking tape 4 is stuck on the front face of a wafer 1 after that, carry out grinding of the rear face of a wafer 1, and let thickness of a wafer 1 be the finishing thickness of a final chip. Here, in the case of **** 3 example, the amount of slitting of the diamond blade to a wafer 1 is set up smaller than the finishing thickness of a final chip, and it makes the depth dimension of the cut groove 3 from a chip front face a little more smallish than chip finishing thickness. [0026] Subsequently, as shown in drawing 3 (c), the wafer sheet 12 is stuck on the rear face of a wafer 1, and the front rear face of a wafer 1 is covered with masking tape 4 and the wafer sheet 12. Then, crack 1a in alignment with the crystallographic axis of a wafer 1 is generated by giving mechanical bending stress to the wafer 1 whole by the roller taking-a-break method etc., and as this shows drawing 3 (d), a wafer 1 is divided into each chip 5 bordering on a cut groove 3. As shown in drawing 3 (e), after exfoliating masking tape 4 from the front face of a chip 5 henceforth, the wafer sheet 12 is extended to a circumferencial direction, and a chip 5 is transferred to a piece [every] tray (un-illustrating) by the collet which does not extend and illustrate spacing of chip 5 comrades.

[0027] Thus, it sets to the semi-conductor manufacture approach of **** 3 example. After forming a cut groove 3 in the front face of a wafer 1 along a street 2, in order to carry out grinding of the rear face of a wafer 1, to give the still more mechanical bending stress to the wafer 1 whole and to divide a wafer 1 into each chip 5 bordering on a cut groove 3, Like the 1st example of the above, and the 2nd example, since the reinforcement of the wafer itself and rigidity at the time of wafer conveyance after wafer process completion and electrical-characteristics measurement are fully secured, the crack and chip of a wafer like before are prevented.

[0028] Moreover, in the **** 3 example, since a wafer 1 is not divided completely but it is still divided by grant of subsequent mechanical bending stress also where it carried out grinding of the rear face of a wafer 1 and wafer thickness is processed into final chip finishing thickness (condition of <u>drawing 3</u> (c)), grinding of the rear face of a wafer 1 can be carried out under the fixed condition stabilized very much.

[Effect of the Invention] Since according to the semi-conductor manufacture approach of this invention a wafer is dealt with with the thickness at the time of wafer process completion until

just before dividing a wafer and the reinforcement of the wafer itself and rigidity at the time of wafer conveyance and electrical-characteristics measurement are fully secured as explained above, it becomes possible to prevent the crack and chip of a wafer at the time of dividing a wafer into each chip. A thin wafer about 200 micrometers or less and a diameter have [especially this] it, when chip finishing thickness which is represented by the IC card deals with a large-sized wafer 8 inches or more etc. [very effective]

[Translation done.]

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is drawing explaining the 1st example of the semi-conductor manufacture approach concerning this invention.

[Drawing 2] It is drawing explaining the 2nd example of the semi-conductor manufacture approach concerning this invention.

[Drawing 3] It is drawing explaining the 3rd example of the semi-conductor manufacture approach concerning this invention.

[Drawing 4] It is drawing explaining the conventional semi-conductor manufacture approach. [Description of Notations]

- 1 Wafer
- 2 Street
- 3 Cut Groove
- 5 Chip

[Translation done.]

This Page Blank (uspto)